Una spiegazione completa del processo di produzione del chip (2/2): dal wafer al confezionamento e al test

La fabbricazione di ciascun prodotto a semiconduttore richiede centinaia di processi e l'intero processo di produzione è suddiviso in otto fasi:lavorazione wafer - ossidazione - fotolitografia - incisione - deposizione film sottile - interconnessione - testing - confezionamento.

Passaggio 5: deposizione di film sottile

Per creare i microdispositivi all'interno del chip, dobbiamo depositare continuamente strati di film sottili e rimuovere le parti in eccesso mediante incisione, oltre ad aggiungere alcuni materiali per separare i diversi dispositivi. Ogni transistor o cella di memoria viene costruito passo dopo passo attraverso il processo sopra descritto. Per "film sottile" di cui parliamo si intende un "film" di spessore inferiore a 1 micron (μm, un milionesimo di metro) che non può essere prodotto con i normali metodi di lavorazione meccanica. Il processo di posizionamento di una pellicola contenente le unità molecolari o atomiche richieste su un wafer è detto "deposizione".

Per formare una struttura semiconduttrice multistrato, dobbiamo prima creare uno stack di dispositivi, ovvero impilare alternativamente più strati di sottili pellicole metalliche (conduttive) e pellicole dielettriche (isolanti) sulla superficie del wafer, quindi rimuovere l'eccesso parti attraverso ripetuti processi di incisione per formare una struttura tridimensionale. Le tecniche che possono essere utilizzate per i processi di deposizione includono la deposizione chimica da vapore (CVD), la deposizione di strati atomici (ALD) e la deposizione fisica da vapore (PVD). I metodi che utilizzano queste tecniche possono essere suddivisi in deposizione a secco e a umido.

Deposizione di vapori chimici (CVD)

Nella deposizione chimica da fase vapore, i gas precursori reagiscono in una camera di reazione per formare una pellicola sottile attaccata alla superficie del wafer e i sottoprodotti che vengono pompati fuori dalla camera. La deposizione di vapori chimici potenziata dal plasma utilizza il plasma per generare i gas reagenti. Questo metodo riduce la temperatura di reazione, rendendolo ideale per strutture sensibili alla temperatura. L'uso del plasma può anche ridurre il numero di deposizioni, spesso dando come risultato pellicole di qualità superiore.

Deposizione di strati atomici (ALD)

La deposizione di strati atomici forma film sottili depositando solo pochi strati atomici alla volta. La chiave di questo metodo è eseguire ciclicamente passaggi indipendenti eseguiti in un determinato ordine e mantenere un buon controllo. Il primo passo è il rivestimento della superficie del wafer con un precursore, quindi vengono introdotti diversi gas per reagire con il precursore per formare la sostanza desiderata sulla superficie del wafer.

Deposizione fisica di vapore (PVD)

Come suggerisce il nome, la deposizione fisica da vapore si riferisce alla formazione di film sottili con mezzi fisici. Lo sputtering è un metodo di deposizione fisica del vapore che utilizza plasma di argon per spruzzare atomi da un bersaglio e depositarli sulla superficie di un wafer per formare una pellicola sottile. In alcuni casi, il film depositato può essere trattato e migliorato attraverso tecniche come il trattamento termico ultravioletto (UVTP).

Passaggio 6: interconnessione

La conduttività dei semiconduttori è tra conduttori e non conduttori (cioè isolanti), il che ci consente di controllare completamente il flusso di elettricità. I processi di litografia, incisione e deposizione basati su wafer possono costruire componenti come transistor, ma devono essere collegati per consentire la trasmissione e la ricezione di energia e segnali.

I metalli vengono utilizzati per l'interconnessione dei circuiti a causa della loro conduttività. I metalli utilizzati per i semiconduttori devono soddisfare le seguenti condizioni:

· Bassa resistività: Poiché i circuiti metallici devono far passare corrente, i metalli al loro interno dovrebbero avere una bassa resistenza.

· Stabilità termochimica: Le proprietà dei materiali metallici devono rimanere invariate durante il processo di interconnessione dei metalli.

· Alta affidabilità: Con lo sviluppo della tecnologia dei circuiti integrati, anche piccole quantità di materiali di interconnessione metallici devono avere una durata sufficiente.

· Costo di produzione: Anche se le prime tre condizioni sono soddisfatte, il costo del materiale è troppo elevato per soddisfare le esigenze della produzione di massa.

Il processo di interconnessione utilizza principalmente due materiali, alluminio e rame.

Processo di interconnessione dell'alluminio

Il processo di interconnessione dell'alluminio inizia con la deposizione dell'alluminio, l'applicazione del fotoresist, l'esposizione e lo sviluppo, seguiti dall'attacco per rimuovere selettivamente l'alluminio e il fotoresist in eccesso prima di entrare nel processo di ossidazione. Una volta completate le fasi precedenti, i processi di fotolitografia, attacco e deposizione vengono ripetuti fino al completamento dell'interconnessione.

Oltre alla sua eccellente conduttività, l'alluminio è anche facile da fotolitografare, incidere e depositare. Inoltre ha un costo contenuto e una buona adesione al film di ossido. I suoi svantaggi sono che è facile da corrodere e ha un basso punto di fusione. Inoltre, per evitare che l'alluminio reagisca con il silicio causando problemi di connessione, è necessario aggiungere depositi metallici per separare l'alluminio dal wafer. Questo deposito è chiamato "metallo barriera".

I circuiti di alluminio sono formati per deposizione. Dopo che il wafer è entrato nella camera a vuoto, una pellicola sottile formata da particelle di alluminio aderirà al wafer. Questo processo è chiamato "deposizione di vapore (VD)", che comprende la deposizione di vapore chimico e la deposizione di vapore fisico.

Processo di interconnessione in rame

Man mano che i processi dei semiconduttori diventano più sofisticati e le dimensioni dei dispositivi si riducono, la velocità di connessione e le proprietà elettriche dei circuiti in alluminio non sono più adeguate e sono necessari nuovi conduttori che soddisfino i requisiti sia di dimensioni che di costo. Il primo motivo per cui il rame può sostituire l'alluminio è che ha una resistenza inferiore, che consente velocità di connessione del dispositivo più elevate. Il rame è anche più affidabile perché è più resistente all'elettromigrazione, il movimento degli ioni metallici quando la corrente scorre attraverso un metallo, rispetto all'alluminio.

Tuttavia, il rame non forma facilmente composti, rendendo difficile la vaporizzazione e la rimozione dalla superficie di un wafer. Per risolvere questo problema, invece di incidere il rame, depositiamo e incidiamo materiali dielettrici, che formano schemi di linee metalliche costituiti da trincee e vie dove necessario, quindi riempiamo i suddetti "modelli" con rame per ottenere l'interconnessione, un processo chiamato "damasceno" .

Man mano che gli atomi di rame continuano a diffondersi nel dielettrico, l'isolamento di quest'ultimo diminuisce e crea uno strato barriera che impedisce agli atomi di rame un'ulteriore diffusione. Sullo strato barriera viene quindi formato un sottile strato di semi di rame. Questo passaggio consente la galvanica, ovvero il riempimento di modelli con proporzioni elevate con rame. Dopo il riempimento, il rame in eccesso può essere rimosso mediante lucidatura chimico-meccanica dei metalli (CMP). Dopo il completamento, è possibile depositare una pellicola di ossido e la pellicola in eccesso può essere rimossa mediante processi di fotolitografia e incisione. Il processo sopra descritto deve essere ripetuto fino al completamento dell'interconnessione in rame.

Dal confronto di cui sopra, si può vedere che la differenza tra l'interconnessione in rame e l'interconnessione in alluminio è che il rame in eccesso viene rimosso mediante CMP metallico anziché mediante attacco.

Passaggio 7: test

L'obiettivo principale del test è verificare se la qualità del chip semiconduttore soddisfa un determinato standard, in modo da eliminare prodotti difettosi e migliorare l'affidabilità del chip. Inoltre, i prodotti difettosi testati non entreranno nella fase di confezionamento, il che aiuta a risparmiare costi e tempo. L'Electronic Die Sorting (EDS) è un metodo di prova per i wafer.

L'EDS è un processo che verifica le caratteristiche elettriche di ciascun chip allo stato di wafer e quindi migliora la resa del semiconduttore. L’EDS può essere suddiviso in cinque fasi, come segue:

01 Monitoraggio parametri elettrici (EPM)

L'EPM è il primo passo nel test dei chip semiconduttori. Questa fase testerà ogni dispositivo (inclusi transistor, condensatori e diodi) richiesto per i circuiti integrati a semiconduttore per garantire che i relativi parametri elettrici soddisfino gli standard. La funzione principale dell'EPM è fornire dati sulle caratteristiche elettriche misurate, che verranno utilizzati per migliorare l'efficienza dei processi di produzione dei semiconduttori e le prestazioni del prodotto (non per rilevare prodotti difettosi).

02 Test di invecchiamento dei wafer

Il tasso di difetti dei semiconduttori deriva da due aspetti, vale a dire il tasso di difetti di fabbricazione (più elevato nella fase iniziale) e il tasso di difetti nell'intero ciclo di vita. Il test di invecchiamento del wafer si riferisce al test del wafer a una determinata temperatura e tensione CA/CC per individuare i prodotti che potrebbero presentare difetti nella fase iniziale, ovvero per migliorare l'affidabilità del prodotto finale scoprendo potenziali difetti.

03 Rilevamento

Una volta completato il test di invecchiamento, il chip semiconduttore deve essere collegato al dispositivo di test con una scheda sonda, quindi è possibile eseguire i test di temperatura, velocità e movimento sul wafer per verificare le relative funzioni del semiconduttore. Consultare la tabella per una descrizione delle fasi specifiche del test.

04 Riparazione

La riparazione è la fase di test più importante perché alcuni chip difettosi possono essere riparati sostituendo i componenti problematici.

05 Punteggiatura

I chip che non hanno superato il test elettrico sono stati selezionati nei passaggi precedenti, ma devono comunque essere contrassegnati per distinguerli. In passato dovevamo contrassegnare i chip difettosi con inchiostro speciale per garantire che potessero essere identificati a occhio nudo, ma ora il sistema li ordina automaticamente in base al valore dei dati di test.

Passaggio 8: imballaggio

Dopo i vari processi precedenti, il wafer formerà dei chip quadrati di uguale dimensione (detti anche "chip singoli"). La prossima cosa da fare è ottenere i singoli trucioli mediante taglio. I chip appena tagliati sono molto fragili e non possono scambiare segnali elettrici, quindi devono essere lavorati separatamente. Questo processo è il confezionamento, che prevede la formazione di un guscio protettivo all'esterno del chip semiconduttore e la possibilità di scambiare segnali elettrici con l'esterno. L'intero processo di confezionamento è suddiviso in cinque fasi, ovvero taglio del wafer, fissaggio del chip singolo, interconnessione, stampaggio e test del confezionamento.

01 Segagione di wafer

Per tagliare dal wafer innumerevoli trucioli densamente disposti, dobbiamo prima "molare" con cura la parte posteriore del wafer finché il suo spessore non soddisfa le esigenze del processo di confezionamento. Dopo la macinazione, possiamo tagliare lungo la linea di tracciatura sul wafer finché il chip semiconduttore non viene separato.

Esistono tre tipi di tecnologia di taglio dei wafer: taglio a lama, taglio laser e taglio al plasma. Il taglio a lama è l'uso di una lama diamantata per tagliare il wafer, che è soggetta a calore e detriti per attrito e quindi a danneggiare il wafer. Il taglio laser ha una precisione maggiore e può gestire facilmente wafer con spessore sottile o spaziatura piccola tra le linee di scrittura. La cubettatura al plasma utilizza il principio dell'incisione al plasma, quindi questa tecnologia è applicabile anche se la spaziatura della linea di scrittura è molto piccola.

02 Attacco wafer singolo

Dopo che tutti i chip sono stati separati dal wafer, dobbiamo collegare i singoli chip (wafer singoli) al substrato (lead frame). La funzione del substrato è quella di proteggere i chip semiconduttori e consentire loro di scambiare segnali elettrici con circuiti esterni. Per fissare i chip è possibile utilizzare adesivi a nastro liquidi o solidi.

03 Interconnessione

Dopo aver collegato il chip al substrato, dobbiamo anche collegare i punti di contatto dei due per ottenere lo scambio di segnali elettrici. Esistono due metodi di connessione che possono essere utilizzati in questa fase: bonding tramite fili metallici sottili e bonding flip chip utilizzando blocchi sferici d'oro o di stagno. Il wire bonding è un metodo tradizionale e la tecnologia di bonding flip chip può accelerare la produzione di semiconduttori.

04 Modanatura

Dopo aver completato la connessione del chip a semiconduttore, è necessario un processo di stampaggio per aggiungere un pacchetto all'esterno del chip per proteggere il circuito integrato a semiconduttore da condizioni esterne come temperatura e umidità. Dopo aver realizzato lo stampo del pacchetto secondo necessità, dobbiamo inserire il chip semiconduttore e il composto epossidico per stampaggio (EMC) nello stampo e sigillarlo. Il chip sigillato è la forma finale.

05 Prova di imballaggio

Anche i chip che hanno già raggiunto la loro forma definitiva devono superare il test finale dei difetti. Tutti i chip semiconduttori finiti che entrano nel test finale sono chip semiconduttori finiti. Verranno posizionati nell'apparecchiatura di prova e imposteranno diverse condizioni come tensione, temperatura e umidità per test elettrici, funzionali e di velocità. I risultati di questi test possono essere utilizzati per individuare difetti e migliorare la qualità del prodotto e l'efficienza produttiva.

Evoluzione della tecnologia di confezionamento

Con la diminuzione delle dimensioni dei chip e l’aumento dei requisiti prestazionali, negli ultimi anni il packaging ha subito molte innovazioni tecnologiche. Alcune tecnologie e soluzioni di imballaggio orientate al futuro includono l'uso della deposizione per i processi back-end tradizionali come l'imballaggio a livello di wafer (WLP), i processi bumping e la tecnologia dello strato di ridistribuzione (RDL), nonché tecnologie di incisione e pulizia per il front-end produzione di wafer.

Cos'è il packaging avanzato?

L'imballaggio tradizionale richiede che ogni chip venga tagliato dal wafer e posizionato in uno stampo. Il confezionamento a livello di wafer (WLP) è un tipo di tecnologia di confezionamento avanzata, che si riferisce al confezionamento diretto del chip ancora sul wafer. Il processo WLP consiste nel confezionare e testare prima, quindi separare tutti i chip formati dal wafer in una sola volta. Rispetto all’imballaggio tradizionale, il vantaggio del WLP è il minor costo di produzione.

L'imballaggio avanzato può essere suddiviso in imballaggio 2D, imballaggio 2.5D e imballaggio 3D.

Confezione 2D più piccola

Come accennato in precedenza, lo scopo principale del processo di confezionamento è l'invio del segnale del chip semiconduttore verso l'esterno, e i bump formati sul wafer sono i punti di contatto per l'invio dei segnali di ingresso/uscita. Questi dossi sono divisi in fan-in e fan-out. Il primo a forma di ventaglio è all'interno del chip, mentre il secondo a forma di ventaglio è oltre la portata del chip. Chiamiamo il segnale di ingresso/uscita I/O (ingresso/uscita) e il numero di ingressi/uscite è chiamato conteggio I/O. Il conteggio degli I/O è una base importante per determinare il metodo di confezionamento. Se il numero di I/O è basso, viene utilizzato il packaging fan-in. Poiché la dimensione del chip non cambia molto dopo il confezionamento, questo processo è anche chiamato confezionamento su scala di chip (CSP) o confezionamento su scala di chip a livello di wafer (WLCSP). Se il numero di I/O è elevato, viene solitamente utilizzato il packaging fan-out e sono necessari livelli di ridistribuzione (RDL) oltre ai bump per abilitare l'instradamento del segnale. Questo è il "confezionamento a livello di wafer fan-out (FOWLP)".

Imballaggio 2.5D

La tecnologia di packaging 2.5D può inserire due o più tipi di chip in un unico package consentendo al contempo l'instradamento laterale dei segnali, il che può aumentare le dimensioni e le prestazioni del package. Il metodo di confezionamento 2.5D più utilizzato consiste nell'inserire chip di memoria e logici in un unico pacchetto tramite un interpositore di silicio. Il packaging 2.5D richiede tecnologie di base come through-silicon vias (TSV), micro bump e RDL a passo fine.

Imballaggio 3D

La tecnologia di packaging 3D può inserire due o più tipi di chip in un unico pacchetto consentendo al tempo stesso di instradare i segnali verticalmente. Questa tecnologia è adatta per chip semiconduttori con numero di I/O più piccoli e maggiori. Il TSV può essere utilizzato per chip con un numero elevato di I/O, mentre il wire bonding può essere utilizzato per chip con un numero basso di I/O e, infine, forma un sistema di segnale in cui i chip sono disposti verticalmente. Le tecnologie principali richieste per il packaging 3D includono la tecnologia TSV e micro-bump.

Finora sono state completamente introdotte le otto fasi della produzione di prodotti a semiconduttori: "lavorazione dei wafer - ossidazione - fotolitografia - incisione - deposizione di film sottile - interconnessione - test - confezionamento". Dalla "sabbia" ai "trucioli", la tecnologia dei semiconduttori sta realizzando una versione reale di "trasformazione delle pietre in oro".

VeTek Semiconductor è un produttore cinese professionale diRivestimento in carburo di tantalio, Rivestimento in carburo di silicio, Grafite speciale, Ceramica al carburo di silicioEAltre ceramiche semiconduttrici. VeTek Semiconductor si impegna a fornire soluzioni avanzate per vari prodotti SiC Wafer per l'industria dei semiconduttori.

Se sei interessato ai prodotti di cui sopra, non esitare a contattarci direttamente.  

Cellulare: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

E-mail: anny@veteksemi.com